Draqon
Aktif Üye
Reklamcılık
TSMC, Intel ve Samsung gibi çip üreticilerinin yanı sıra IBM, Belçika IMEC ve Tayvanlı Yang Ming Chiao Tung Üniversitesi’nden araştırma grupları yeni transistör konseptleri geliştiriyor. Bunlar, 2 nanometreden daha küçük yapılar üreten yarı iletken bileşenlerin gelecekteki üretim süreçlerinde kullanılacaktır. Diğer şeylerin yanı sıra, özel elektriksel özelliklere sahip sadece birkaç atom kalınlığında katmanlar oluşturan süper ince kristal yapıları kullanmak istiyorlar.
Son yıllarda, Uluslararası Elektron Cihazları Toplantısı (IEEE IEDM) gibi uzman konferanslarında araştırmacılar, molibden disülfit (MoS) gibi geçiş metali dikalkojenitlerden (TMD) yapılan “2 boyutlu” malzemeler üzerine çalışmaları defalarca sundular.2) ve tungsten selenit (WSe2).
Intel ve TSMC, bu tür katmanları, yakında çıkacak olan alan etkili transistörlerin (FET’ler) iletken kanalları olarak kullanmayı planlıyor. Bunun için farklı malzemelere ihtiyacınız var çünkü MoS2 özellikle n-kanallı FET’ler için uygundur, WSe ise2 p-kanalı FET’ler için daha iyidir. Ancak tamamlayıcı bir şekilde çalışan n ve p kanallı FETS’lerin (CMOS, Complimentary Metal Oxide Semiconductor anlamına gelir) birbirleriyle uyumlu elektriksel özelliklere sahip olacak şekilde üretilmesi gerekir. Aynı zamanda, ince tabakaların, daha sonraki üretim aşamalarına güvenilir bir şekilde dayanabilmeleri için, büyük seriler halinde yeterince sağlam bir şekilde üretilebilmeleri sorunu da bulunmaktadır.
TSMC’nin CFET’li deneysel bir çipinden kesit.
(Resim: TSMC/IEDM)
TSMC, IEDM’de MoS’den yapılmış kanallarla n- ve p-FET’lerin iyi ölçüm sonuçlarını sağlar2– ve WSe2-İnce katmanlar. MoS şuydu:2-Hafniyum oksit (HfOx) ve titanyum nitrür (TiN) katmanları arasına yerleştirilmiş n-FET kanalı. TSMC ayrıca MoS’li bir n-FET için istiflenmiş bir katman yapısı gösterdi2-Nano tabakalar.
Tamamlayıcı FET çiftleri
Hem TSMC hem de Intel, çok az silikon alanı kaplayan ve ortak bir kapı elektrotu olan CMOS invertörleri olarak çalışan yığılmış transistör çiftleri üzerinde çalışıyor: Tamamlayıcı FET’ler (CFET’ler). Intel, her biri üç n-FET ve p-FET “nanoribbon” içeren böyle bir CFET yapısını sundu; bu yapı, silikon temel malzeme aracılığıyla arka güç kaynağına sahip levhalar üzerinde üretim için zaten tasarlandı. Intel, Arka Taraf Güç Dağıtımı (BPD) için bu şirket içi teknolojiyi “PowerVia” olarak adlandırıyor çünkü güç kaynağının kontakları inceltilmiş levhadan yol olarak geçiyor.
Transistör başına üç ince TMD katmanına sahip Intel CFET’ler boyunca bir bölümün mikrografı.
(Resim: Intel/IEDM)
IMEC, IEDM’de arka taraf güç dağıtımına ilişkin araştırma sonuçlarını sunuyor. Buna göre gofretin arka kısmının işlenmesinin üstteki katmanlar üzerinde bozucu bir etkisi yoktur. Planlandığı gibi BPD, güç kaynağı için daha kalın hatların transistörlerin üzerindeki levhanın diğer tarafındaki veri sinyallerinden ayrılmasını mümkün kılıyor.
Yang Ming Chiao Tung Üniversitesi’ndeki araştırmacılar, TSMC ile birlikte birden fazla MoS oluşturmak için bir yöntem geliştirdiler2– Ayrı ayrı katmanları üst üste istifleyin ve bunları C şeklinde bir metal kontakla bağlayın. Bu, bu şekilde oluşturulmuş nano katmanlara (nano tabaka FET, NSFET) sahip her yönden geçit (GAA) FET için düşük bir temas direnci ile sonuçlanır.
Ayrıca şunu da dinleyin:
(ciw)
Haberin Sonu
TSMC, Intel ve Samsung gibi çip üreticilerinin yanı sıra IBM, Belçika IMEC ve Tayvanlı Yang Ming Chiao Tung Üniversitesi’nden araştırma grupları yeni transistör konseptleri geliştiriyor. Bunlar, 2 nanometreden daha küçük yapılar üreten yarı iletken bileşenlerin gelecekteki üretim süreçlerinde kullanılacaktır. Diğer şeylerin yanı sıra, özel elektriksel özelliklere sahip sadece birkaç atom kalınlığında katmanlar oluşturan süper ince kristal yapıları kullanmak istiyorlar.
Son yıllarda, Uluslararası Elektron Cihazları Toplantısı (IEEE IEDM) gibi uzman konferanslarında araştırmacılar, molibden disülfit (MoS) gibi geçiş metali dikalkojenitlerden (TMD) yapılan “2 boyutlu” malzemeler üzerine çalışmaları defalarca sundular.2) ve tungsten selenit (WSe2).
Intel ve TSMC, bu tür katmanları, yakında çıkacak olan alan etkili transistörlerin (FET’ler) iletken kanalları olarak kullanmayı planlıyor. Bunun için farklı malzemelere ihtiyacınız var çünkü MoS2 özellikle n-kanallı FET’ler için uygundur, WSe ise2 p-kanalı FET’ler için daha iyidir. Ancak tamamlayıcı bir şekilde çalışan n ve p kanallı FETS’lerin (CMOS, Complimentary Metal Oxide Semiconductor anlamına gelir) birbirleriyle uyumlu elektriksel özelliklere sahip olacak şekilde üretilmesi gerekir. Aynı zamanda, ince tabakaların, daha sonraki üretim aşamalarına güvenilir bir şekilde dayanabilmeleri için, büyük seriler halinde yeterince sağlam bir şekilde üretilebilmeleri sorunu da bulunmaktadır.
TSMC’nin CFET’li deneysel bir çipinden kesit.
(Resim: TSMC/IEDM)
TSMC, IEDM’de MoS’den yapılmış kanallarla n- ve p-FET’lerin iyi ölçüm sonuçlarını sağlar2– ve WSe2-İnce katmanlar. MoS şuydu:2-Hafniyum oksit (HfOx) ve titanyum nitrür (TiN) katmanları arasına yerleştirilmiş n-FET kanalı. TSMC ayrıca MoS’li bir n-FET için istiflenmiş bir katman yapısı gösterdi2-Nano tabakalar.
Tamamlayıcı FET çiftleri
Hem TSMC hem de Intel, çok az silikon alanı kaplayan ve ortak bir kapı elektrotu olan CMOS invertörleri olarak çalışan yığılmış transistör çiftleri üzerinde çalışıyor: Tamamlayıcı FET’ler (CFET’ler). Intel, her biri üç n-FET ve p-FET “nanoribbon” içeren böyle bir CFET yapısını sundu; bu yapı, silikon temel malzeme aracılığıyla arka güç kaynağına sahip levhalar üzerinde üretim için zaten tasarlandı. Intel, Arka Taraf Güç Dağıtımı (BPD) için bu şirket içi teknolojiyi “PowerVia” olarak adlandırıyor çünkü güç kaynağının kontakları inceltilmiş levhadan yol olarak geçiyor.
Transistör başına üç ince TMD katmanına sahip Intel CFET’ler boyunca bir bölümün mikrografı.
(Resim: Intel/IEDM)
IMEC, IEDM’de arka taraf güç dağıtımına ilişkin araştırma sonuçlarını sunuyor. Buna göre gofretin arka kısmının işlenmesinin üstteki katmanlar üzerinde bozucu bir etkisi yoktur. Planlandığı gibi BPD, güç kaynağı için daha kalın hatların transistörlerin üzerindeki levhanın diğer tarafındaki veri sinyallerinden ayrılmasını mümkün kılıyor.
Yang Ming Chiao Tung Üniversitesi’ndeki araştırmacılar, TSMC ile birlikte birden fazla MoS oluşturmak için bir yöntem geliştirdiler2– Ayrı ayrı katmanları üst üste istifleyin ve bunları C şeklinde bir metal kontakla bağlayın. Bu, bu şekilde oluşturulmuş nano katmanlara (nano tabaka FET, NSFET) sahip her yönden geçit (GAA) FET için düşük bir temas direnci ile sonuçlanır.
Ayrıca şunu da dinleyin:
(ciw)
Haberin Sonu